PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-018125

JAPANESE

(43)Date of publication of application: 19.01.1996

(51)Int CL

H01L 51/00 COSG 61/12 G02F 1/136 H01L 29/786

(21)Application number: 06-146004

(71)Applicant: HITACHI LTD

28.06.1994 (22)Date of filing:

(72)Inventor: ARAYA SUKEKAZU KONDO KATSUMI

OHARA SHUICHI

(54) FIELD-EFFECT TRANSISTOR, MANUFACTURE THEREOF AND LIQUID CRYSTAL DISPLAY DEVICE USING TRANSISTOR THEREOF

(57)Abstract:

PURPOSE: To make it possible to form conjugated system olygomer uniformly at the same time on a large substrate and to modulate a drain current largely with a voltage which is applied on a gate by using the conjugated system origomer whose ionization potential is specified in a semiconductor layer. CONSTITUTION: As the physical value indicating the degree of

easy slip-out of electrons from a semiconductor, ionization potential is provided. A high ionization potential means that much energy is required when one electrons goes out of the material. Therefore, when the ionization potential is 4.8eV or more, it is considered that charge moving reaction with oxygen becomes hard to occur, the concentration of holes is decreased and the electrical conductivity becomes small. Thus, the field effect transistor having the large ON/OFF ratio is obtained by using comjugated system olygomer having the ionization potential of 4.8eV or more in a semiconductor layer, Furthermore, the

ionization potential is defined as the value, which is measured by using a photoelectric spectroscope in the atmosphere.



LEGAL STATUS

[Date of request for examination]

28.09.1998

Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration] [Date of final disposal for application]

[Patent number] [Date of registration] 3246189

02.11.2001

#### (19) 日本国特許庁 (JP)

識別記号

(51) Int.Cl.4

# (12) 公開特許公報(A)

FΙ

庁内整理番号

## (11)特許出願公開番号 特開平8-18125

(43)公開日 平成8年(1996)1月19日

技術表示箇所


HO1L 51/00							
C 0 8 G 61/12	NLJ						
G02F 1/13	500						
			H01	L 29/28			
	905	6-4M		29/ 78	311 B		
		審查請求	未請求 請求	表項の数22 OL	(全 17 頁)	最終頁に続く	
(21) 出願番号	特職平6-146004		(71) 出願	) 出願人 000005108			
				株式会社日式	2製作所		
(22) 出顧日	平成6年(1994)6月28日			東京都千代田	B区神田駿河台	四丁目6番地	
			(72)発明	者 荒谷 介和			
				茨城県日立r	大みか町七丁	目1番1号 #	
				式会社日立即	式会社日立製作所日立研究所内		
			(72)発明	者 近藤 克己			
				茨城県日立市	大みか町七丁	目1番1号 杉	
				式会社日立	作所日立研究	所内	
			(72)発明	者 大原 周一			
				茨城県日立市	大みか町七丁	目1番1号 お	
				式会社日立製	作所日立研究	所内	
			(74)代理	人 弁理士 小川	勝男		

## (54) [発明の名称] 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置

### (57) 【要約】

(国 h) 大面積基板上に同時に均一に作製でき、またゲートに印加する電圧によってソース・ドレイン間電流を大きく変調させることができ、かつ、その動作が安定で、素子の寿命も長く、作製方法も簡便であるFET、その製造法及びそのようなFETを用いたコントラストが高く、安価、安定で長寿命の液晶表示装置を提供すること。

【構成】電界効果型トランジスタにおいて、半場体層に イオン化ポテンシャルが4.8 e V以上の共役系オリゴ マーを用いることを特徴とする電界効果型トランジスタ 及び該電界効果型トランジスタを用いた液晶表示装置。 また、上記化合物の溶液を用い、選述法により半導体層 を作数する電界効果型トランジスタの製造法。また、上記化合物を用い、レーザー加工法及び紫外線照射法によって該半導体層をバターンニングする電界効果型トランジスタの製造法



#### 【特許請求の範囲】

【請求項1】イオン化ポテンシャルが4.8eV 以上の 共役系オリゴマーを半導体層に用いることを特徴とする 電界効果型トランジスタ。

【請求項2】請求項1記載の共役系オリゴマーを半導体 層に用い、該半導体層の正孔移動度が0.2cm<sup>2</sup>/Vs

以上であることを特徴とする電界効果型トランジスタ。 【請求項3】イオン化ポテンシャルが4.8 e V 以上であり、6個以上12個以下の続り返し単位を有する共役 系オリゴマーを半導体層に用いることを特徴とする電界 効果型トランジスタ。

【請求項4】下配一般式(化1) [但し、式中nは6以 上12以下の整数を表し、XはSおよびSeを表す。また、R1,R2は水素もしくは置換基を表す。〕で表される化合物を半導体層に用いることを特徴とする電界効 果型トランジスタ。

【化1】

【請求項5】下記一般式 (作2) 【但し、式中nは6以上12以下の整数を表す。また、下3は水素,ハロゲン基,シアノ基,ニトロ基及び置換されていてもよいエステル基,アリール基,アルキル基,アルーキン基,アルーキン基,アルーキン基,アルーキン基,アルー基及で電子吸引性基で置換されていてもよいエステル基,アシル基及び電子吸引性基で置換されているアルキル基,アルール基を表し、アルキルール基,アルール基を表す。】で表される化合物を半導体層に用いることを特徴とする電界効果型トランジスタ。

[化2]

$$\underset{R_3}{\underbrace{\hspace{1cm}}} \underset{S}{\underbrace{\hspace{1cm}}} _{R_4} \qquad \cdots \ (\text{ft 2})$$

【請求項6】下記一般式(化3)【但し、式中nは6以 上12以下の整数を支し、R5, R6は水業, ハロゲン 恙,シアノ恙。ニトロ基及び置接されていてもよいエス テル恙。アシル基。アルキル基、アルコキシ基、アルキ ルチオ基。アリール基、アルケニル基を表す。】で表さ れる化合物を半導体層に用いることを特徴とする電界効 果型トランジスタ。

[化3]

【請求項7】請求項4記載の半導体層の導電性を絶縁膜・

により隔てられたゲート電極によって制御することを特 数とする電界効果型トランジスタ。

【請求項8】イオン化ポテンシャルが4.8 e V 以上の 共役系オリゴマーを半導体層に用い、基板としてプラス チック基板を用いたことを特徴とする電界効果型トラン ジスタ。

【請求項9】イオン化ポテンシャルが4.8 e V 以上の 共役系オリゴマーの溶液を作成し、浸積法により半導体 層を形成する工程を含むことを特徴とする電界効果型ト ランジスタの製造方法。

【請求項10】イオン化ポテンシャルが4.8 e V 以上 の共役系オリゴマーの溶液を作成し、印刷転写法により 半導体層を形成する工程を含むことを特徴とする電界効 果型トランジスタの製造方法。

【請求項11】イオン化ポテンシャルが4.8 e V 以上 の共役系オリゴマーの溶液を作成し、回転塗布法により 半導体層を形成する工程を含むことを特徴とする電界効 果型トランジスタの製造方法。

【請求項12】絶縁基板上にゲート電極を形成する工程 (A), 絶縁膜を前記ゲート電極上に形成する工程

(B),イオン化ポテンシャルが4.8 e V以上の共役系 オリゴマーの溶液を用いて該共役系オリゴマーからなる 半導体層を形成する工程(C),前欧半導体層上にソー ス電極及びドレイン電機を形成する工程(D)を含むこ とを特徴とする電界効果型トランジスタの製造方法。

【請求項 1 3】 絵縁基板上にソース電極及びドレイン電 極を形成する工程 (A) , 前記ソース電極及び前記ドレ イン電極上にイオン化ポテンシャルが 4.8 e V 以上 投系オリゴマーの溶液を用いて該共役系オリゴマーか ちなる半導体層を形成する工程 (B) , 前記絶縁膜上にゲート 電極を形成する工程 (D) , 前記絶縁膜上にゲート 電極を形成する工程 (D) を含むことを特徴とする電景 効果型トランジスの製造方法。

【請求項14】絶縁基板上にゲート電極を形成する工程 (A), 前記ゲート電極上に絶縁膜を形成する工程

(B),前配輪線膜上にソース電機及びドレイン電極を 形成する工程(C),前記ソース及び前記ドレイン電極 上にイオン化ポテンシャルが4.8 e V 以上の共役系オ リゴマーの溶液を用いて該共役系オリゴマーからなる半 専体層を形成する工程(D)を含むことを特徴とする電 界効果型トランジスタの製造方法。

【請求項15】イオン化ポテンシャルが4.8 e V 以上 の共役系オリゴマーからなる半導体層をレーザー加工法 によりパターンニングする工程を含むことを特徴とする 電界効果型トランジスタの製造方法。

【請求項16】イオン化ポテンシャルが4.8 e V 以上 の共役系オリゴマーからなる半導体層を紫外線照射によ リー部を絶縁化することによってパターンニングするエ 程を含むことを特徴とする電界効果型トランジスタの製 造方法。 【請求項17】イオン化ポテンシャルが4.8 e V 以上の共役系オリゴマーを半導体層に用いた電界効果型トランジスタを用いることを特徴とする液晶表示装置。

【請求項18】請求項17記載の共役系オリゴマーの正 孔移動度が0.2cm<sup>2</sup>/Vs以上であることを特徴とする 液晶表示装置。

【請求項19】請求項17記載の共役系オリゴマーが6個以上12個以下の繰り返し単位からなることを特徴とする液品表示装置。

【請求項20】下記一般式(化1) (但し、式中nは6 以上12以下の整数を表し、XはSおよびSseを表す。 また、R1, R2は水素もしくは置換基を表す。〕で表 される化合物を半導体際に用いた電界効果型トランジス タを使用することを特徴とする液晶表示装置。 【化4】

【請求項21】下配一般式(化2)【但し、式中 n は 6 以上12以下の整数を表す。また、R 3 は水素、ハロゲン基、シアノ基、ニトロ基及び置換されていてもよいエステル基、アシル基、アルキル基、アルコキン基、アルキルチオ基、アリール基、アルカーのでは、1 にステル基、アンル基及び電子吸引性基で置換されていても、いエステル基、アルール基、アルーチオ基、アリール基、アルケン基、アルキャオ基、アリール基、アルケール基、アルケール基、アルケール基とを検しまって、全様では、アルケール基を表す。〕で表される化合物を半導体層に用いた電射効果型トランジスタを使用することを特徴とする原ង表示表質。

【化5】

【請求項22】下記一般式(化3) (但し、式中nは6 以上12以下の整数を表し、R5, R6は水素, ハロゲン基,シア/基, ニトロ基及び置換されていてもよいエステル基, アシル基, アルキル基, アルコキシ基, アルキルチオ基, アリール基, アルケール基を表す。】で表される化合物を半導体層に用いた電界効果型トランジスタを使用することを特徴とする液品表示装置。 (化6】

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電界効果型トランジス

タ (以下FETと略称する)、特に半導体層に有機化合物を用いたFET、その製造方法及びそれを用いた液晶表示装置に関するものである。

[0002]

【従来の技術】従来のFETは、半導体際としてシリコンや、GaAs単結晶を用いたものが知られており、実用に供されている。しかし、これらは高価であるため、より安価な有機半導体、即ち有機物質であり、かつ電気的に半導体的な電気特性を有するもの、具体的にボボリマキレンを使用したFET素子が観告されている(エピザワ他、ジャーナル オブ アブライド フィジックス,第54巻,No.6,第3265頁一第3269頁,F.Ebisawa et al.: Journal of Applied Physics, Vol.54,No.6,pp3255-3269)。

【0003】しかしながら、上記化合物を用いたFETでは、ボリアセチレンを使用しているため空気中に放置 すると不飽和制合の多いポリアセチレンが容易に酸素、 水の攻撃を受け、比較的速やかに劣化する。従って、ポリアセチレンを用いたFETは、変性性に乏しく、かつ 寿命が短く、症気特性に学ると言う問題点を有している。この改善策として、下記に示す導電性高分子の提案 があった(特別図2-31174号公報、同62-85224号公 報)。

[0004]

【化7】

【0005】このような複素5員環の高分子からなる有機半導体は電解重合法で形成でき、安価で、長寿命とされている。

【0006】しかしながら、有機半導体部の膜形成が電 解重合法で行われているため、電極構造と素子構成が著 しく制約されるという問題点がある。

【0007】 従来、無機系材料(Si,Ge)のFETの製造方法に関しては、それら材料のウエハの大きさで 朝限されるという問題がある。アモルファスシリコン 膜, ポリシリコン膜を半導体に使ってガラス基板上にFETを製造する方法が知られている。アモルファスシリコン膜はブラズマCVD法を、また、ポリシリコン膜は一般に減圧GVD法で作製される。

【0008】プラズマCVD法ではFETなどの駆動素 子を均一に、かつ大面積に製造することは、製造装置の 制約や、プラズマ制御の難しさなどのため、困難であ る。更に、銀作製前に高真空にする必要があり、これが スループット低下の一因となっている。

【0009】また、減圧CVD法では原料ガスを450 ~600℃の高温で分解することにより、譲作製をする ために、耐熱性の高い、高価なガラス基板を使用しなけ ればならないという欠点があった。

【0010】無機系材料を半導体に用いて大面積FETを作製することは上述のような困難が伴うため、有機高 分子を半導体に用いる技術が投棄されている (特別昭38 -114465号公報)。ここで提案されている有機高分子を 用いた半導体の製造方法は、大面積の基板に触媒を塗布 したの後原料力なを基板上で導入する方法である。しかし、 触媒を大面積に均一に塗布することは困難であり、 更に、原料ガスを大面積に均一に導入することも困難である。

【0011】また、金属フタロシアニン類(ケミカルフィジックス レターズ(Chem. Phys. Lett.) 142 株 103頁 1987年)を用いたものが知られている。しかしながら、金属フタロシアニンは真空荡着法で作載するために、多くのFETを同時に、しかも均一に作る場合には、アモルファスシリコンを半導体階として用いたFET同様に問題を残す。

【0012】そこで、最近、成型加工性に優化、かつ安定なアー共役系高分子として溶媒に可潜な前駆体を有し、その前駆体かの変要により得られるポリテエニレン誘導体が注目されている(特開平4-69971号公報)。【0013】しかし、これにも問題がある。つまり、アレカリ、又は酸性下での顔を反むであり、逆スタガー型トランジスタ構造のような、トランジスタ構造の影響を受けてしまう。また、得られた誤の電気伝導度が大きない。また、現るたは関の電気を関いている。また、得られた誤の電気伝導度が大きない。下ETにした場合充分なソース電極とドレイン電極関電流いわゆるドレイン電流のオンオフ比が得られないという問題があった。

[0014]最近、共役系オリゴマーの一種であるセクシテオフェン誘導体が注目されているが(アドバンストマテリアルズ(Advanced Materials)第2巻、592頁、1990年あるいは特開平4-133351号公報)、移動度は大きいものの電気伝導度が高く、そのため充分なドレイン電流のオンオフ比が取れないという問題がある。オンオフ比が小さい、特にオフ電流が大きい場合には、液品表示装置に用いた緊張品部に印加された電圧が速くリークしてしまい、結果として表示部のコントラストが低下してしまうという問題をもたらす。

#### [0015]

【発明が解決しようとする課題】上記のように、電解異合法で得たホー共役系高分子及び真空蒸着法で得た有機に合物を下ETの半導体原旧いる場合、FETを大面根基板上に同時に均一に作誕することが困難となり、実用上問題である。また、ゲート電圧を印知旭ないとき、即ちFETのオフ状態の時でさえソース電極とドレイン電流のオンオフ比即ち素子のスイッチング比が小さくなり、これら漢子をに利用する場合に大きな問題点となった。

【0016】更に、半導体層形成時に酸、アルカリ下の条件で縮合重合を進めるため、トランジスタ構造の制限を受けるなど、様々な問題点を有しているのが現状である。本発明は、上記の問題点を解決するためになされたものであり、大面積速板上に同時に均一に作製でき、だ調トドロイン電流を大きく変調させることができるFETを提供することを目的とする。さらには、動作が安定で、業子の寿命も長く、作製方法も簡便にできるFETを提供することを目的とす方。

【0017】また、そのようなFETを簡便に作製できる製造方法を提供することを目的とする。

【0018】また、そのようなFETを用いたコントラスト比が大きく、安価、安定で表示特性に優れた液品表示装置を提供することを目的とする。さらには、安価、安定で表示特性に優れた大面積の液晶表示装置を提供することを目的とする。

[0019]

【課題を解決するための手段】本発明者らは、上記の目 的を解決するために種々の検討を重ねた結果、下記のよ うな手段が有効であることを見出した。

【0020】第1の手段として、イオン化ポテンシャル が4.8eV以上の共役系オリゴマーを半導体層に用い ることを特徴とする電界効果型トランジスタを発明し た。

【0021】また、第2の手段として、第1の手段に記 載の共役系オリゴマーを半導体層に用い、該半導体層の 正形移動度が0.2cm<sup>2</sup>/Vs以上であることを特徴とす る電界効果型トランジスタを発明した。

[0022] また、第3の手段として、イオン化ポテンシャルが4.8eV 以上であり、6個以上12個以下の機り返し単位からなる共役系オリゴマーを半導体層に用いることを特徴とする電界効果型トランジスタを発明した。

【0023】また、第4の手段として、下記一般式(化 1) 【但し、式中nは6以上12以下の整数を表し、X はSおよびSeを表す。また、R1, R2は水素もしく は置換基を表す。】で表される化合物を半導体層に用い ることを特徴とする電界効果型トランジスタを発明し

[0024]

【化8】

【0025】また、第5の手段として、下配一般式(化 2) 【但し、式中nは6以上12以下の整数を表す。ま た、R3は水素,ハロゲン基,シアノ基,ニトロ基及び 置換されていてもよいエステル基、アシル基、アルキル 基、アルコキン基、アルキルテオ基、アリール基、アル ケニル基を表し、R4はハロゲン基、シアノ基、ニトロ 基、置換されていてもよいエステル基、アシル基及び電 子吸引性基で置換されているアルキル基、アルコキシ 基、アルキルテオ基、アリール基、アルケニル基を表 す。】で表される化合物を半導体層に用いることを特徴 とする電界効果型トランジスタを発明した。

[0026] [化9]

【0027】また、第6の手段として、下記一般式(化 3) [但し、式中nは6以上12以下の整数を表し、R 5、R6は水帯、ハロゲン基、シアノ基、ニトロ基及び 健食されていてもよいエステル基、アルメ、アルメル 基、アルコキシ基、アルキルチオ基、アリール基、アル ケニル基を表す。】で表される化合物を半導体層に用い ることを特徴とする電界効果型トランジスタを発明し た。

[0028] [化10]

【0029】第1の手段から第6の手段に記載の共役系 オリゴマーを用いることにより、大面積基板上に同時に 均一に作製し、またドレイン電流のオンオフ比を大きく するFETを実現することができる。さらには、動作が 安定で、素子の寿命も長く、作製方法も簡便にできるF ETを実現することができる。

[0030] また、第7の手段として、第4の手段に記載の半導体層の導電性を絶縁膜により隔てられたゲート 電極によって制御することを特徴とする電界効果型トラ ンジスタを発明した。

[0031] 第7の手段に記載のFETによって、特に ゲート電極に印加する電圧を大きくすることができ、ド レイン電流を大きく変調できる、即ち大きなスイッチン グ比を得ることができる。また、基板上での素子特性の ばらつきを小さくすることができる。

[0032] また、第8の手段として、イオン化ポテンシャルが4.8eV 以上の共役系オリゴマーを半導体層に用い、基板としてプラスチック基板を用いたことを特徴とする電界効果型トランジスタを発明した。

【0033】第8の手段に記載のFETによって、軽量で大面積のFET索子を実現することができる。

【0034】また、第9の手段として、イオン化ポテンシャルが4.8eV 以上の共役系オリゴマーの溶液を作

成し、浸積法により半導体層を形成する工程を含むこと を特徴とする電界効果型トランジスタの製造方法を発明 した。

[0035] また、第10の手段として、イオン化ポテンシャルが4.8eV 以上の共発系オリゴマーの溶液を作成し、印刷転写法により半導体層を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法を発明した。

【0036】また、第11の手段として、イオン化ポテ ンシャルが4.8 eV 以上の共役系オリゴマーの溶液を 作成し、回転塗布法により半導体層を形成する工程を含 むことを特徴とする電界効果型トランジスタの製造方法 を発明した。

[0037]また、第12の手段として、絶縁基板上に ゲート電極を形成する工程(A)、絶縁展を前記ゲート 電極上に形成する工程(B)、イオン化ポテンシャルが 4.8 e V以上の共役系オリゴマーの溶液を用いて該共 役系オリゴマーからなる半端体原を形成する工程

(C), 前記半導体暦上にソース電極及びドレイン電極を形成する工程(D) を含むことを特徴とする電界効果型トランジスタの製造方法を発明した。

【0038】また、第13の手段として、鈴縫基板上に ソース電極及びドレイン電極を形成する工程(A),前 記ソース電極及び前記ドレイン電極上にイオン化ポテン シャルが4.8eV以上の共役系オリゴマーの溶液を用 いて該共役系オリゴマーからなる半導体層を形成する工程 程(B),前記半導体層上に輪線膜を形成する工程

(C), 前記絶縁膜上にゲート電極を形成する工程 (D)を含むことを特徴とする電界効果型トランジスタの製造方法を発明した。

【〇〇39】また、第14の平段として、輪線基板上に グート電極を形成する工程(A),前記がゲート電極上に 終継銭を形成する工程(B),前記輪機具にソース電 機及びドレイン電極を形成する工程(C),前記ソース 及び前記ドレイン電極と形成する工程(C),前記ソース 及び前記ドレイン電極上にイオン化ボテンシャルが4. 8 e V 以上の共役系オリゴマーの溶液を用いて該共役 系オリゴマーからなる半導体層を形成する工程(D)を 含むことを特徴とする電系効果型トランジスタの製造方 法を発明した。

【0040】また、第15の手段として、イオン化ポテ ンシャルが4.8 e V 以上の共役系オリゴマーからなる 半導体層をレーザー加工法によりパターンニングする工 程を含むことを特徴とする電界効果型トランジスタの製 造方法を発明した。

【0041】また、第16の手段として、イオン化ポテ ンシャルが4.8eV以上の共役系オリゴマーからなる 半導体層を業外線照射により一部を絶縁化することによ つてパターンニングする工程を含むことを特徴とする電 界効果型トランジスタの製造方法を発明した。

【0042】第9の手段から第16の手段に記載のFE

Tの製造方法によって、ゲート電極に印加する電圧によ ってドレイン電流を大きく変調させることができ、即ち 大きなスイッチング比を有し、その動作が安定で素子の 寿命も長いFETを、大面積基板上に同時に均一にかつ 簡便に作製できるFETの製造方法を実現できる。

【0043】また、第17の手段として、イオン化ポテ ンシャルが4.8 e V 以上の共役系オリゴマーを半導体 層に用いた電界効果型トランジスタを用いることを特徴 とする液晶表示装置を発明した。

【0044】また、第18の手段として、第17の手段 に記載の共役系オリゴマーの正孔移動度が O.2 cm<sup>2</sup>/V s以上であることを特徴とする液晶表示装置を発明し た。

【0045】また、第19の手段として、第17の手段 に記載の共役系オリゴマーが6個以上12個以下の繰り 返し単位からなることを特徴とする液晶表示装置を発明 した。

【0046】また、第20の手段として、下記一般式 (化1) [但し、式中nは6以上12以下の整数を表 し、XはSおよびSeを表す。また、R1, R2は水素 もしくは置換基を表す。〕で表される化合物を半導体層 に用いた電界効果型トランジスタを使用することを特徴 とする液晶表示装置を発明した。

[0047]

【化11】

【0048】また、第21の手段として、下記一般式 (化2) [但し、式中nは6以上12以下の整数を表 す。また、R3は水素、ハロゲン基、シアノ基、ニトロ 基及び管拠されていてもよいエステル基。アシル基。ア ルキル基、アルコキシ基、アルキルチオ基、アリール 基、アルケニル基を表し、R4はハロゲン基、シアノ 基、ニトロ基、置換されていてもよいエステル基、アシ ル基及び電子吸引性基で置換されているアルキル基、ア ルコキシ基、アルキルチオ基、アリール基、アルケニル 基を表す。〕で表される化合物を半導体層に用いた電界 効果型トランジスタを使用することを特徴とする液晶表 示装置を発明した。

[0049]

【化12】

【0050】また、第22の手段として、下記一般式 (化3) [但し、式中nは6以上12以下の整数を表 し、R5、R6は水素、ハロゲン基、シアノ基、ニトロ 基及び置換されていてもよいエステル基、アシル基、ア ルキル基、アルコキシ基、アルキルチオ基、アリール 基、アルケニル基を表す。〕で表される化合物を半導体 層に用いた電界効果型トランジスタを使用することを特 徴とする液晶表示装置を発明した。

[0051]

【化13】

【〇〇52】第17の手段から第22の手段に記載の液 品表示装置によって、安価、安定、大面積でかつ表示特 性に優れた液晶表示装置を実現できる。

【〇〇53】本発明の基板としては、絶縁性の材料であ れば広い範囲から選択することが可能であり、具体的に は、ガラス、アルミナ焼結体などの無機材料、ポリイミ ドフィルム、ポリエステルフィルム、ポリエチレンフィ ルム、ポリフェニレンスルフィド膜、ポリパラキシレン 膜等の各種絶縁性プラスチック等が使用可能である。特 にプラスチック基板を用いると、軽量でフレキシブルな FETを作製することができ有用である。

【OO54】本発明のゲート電極としては、金、白金、 クロム、パラジウム、アルミニウム、インジウム、モリ ブデン等の金属や、ポリシリコン、アモルファスシリコ ン、錫酸化物、酸化インジウム、インジウム・錫酸化物 (ITO) 等の無機材料あるいはポリアニリン、ポリチ オフェン等の有機材料が使用できる。もちろんこれらの 材料に限られるわけではなく、また、これらの材料を2 

【0055】ここで、ゲート電極を設ける方法としては 蒸着、スパッタリング、めっき、各種CVD成長あるい は浸積法、印刷転写法、回転塗布法等の方法がある。

【0056】本発明の半導体層の材料としては、イオン 化ポテンシャルが4.8 e V 以上の共役系オリゴマーを 用いる。望ましくは、4.8eV以上6.0eV以下であ る。特に、正孔移動度がO.2 cm2/V s 以上、さらには O. 2 cm<sup>2</sup> / V s 以上 1 O cm<sup>2</sup> / V s 以下の共役系オリゴ マーが望ましい。また、繰り返し単位が6個以上の共役 系オリゴマー、さらには6個以上12個以下の共役系オ リゴマーが望ましい。具体的な共役系オリゴマーとして は、例えば

[0057]

【化14】

[0058] [4:15]

[0066]

【化23】

[0075] [化32]

[0076] [化33]

[0077] [化34]

[0078] 【化35】

[0079] [化36]

[0080] [化37]

[0081] [化38]

[0082] 【化39]

[0083] [化40]

【0084】本発明はもちろんこれらに限られるものではなく、また2種類以上混合してもよい。

[0085]以上の有機化合物からなる半導体層は、真 空蒸着法により容易に形成できる。また、没積法、印刷 転写法及び回転塗布法等の湿式法を用いると、より容易 に均一で大面積の半導体層が作製できる。

【0086】湿式法を用いて有機半導体層を形成する際の溶液濃度としては、0.1 重量%から10重量%までである。好ましい溶液濃度としては、0.1 重量%から5重量%である。

【0087】本発明の絶縁限に用いる材料として、SIO2、SIN×、AI2O3等の無機材料やポリクロロビレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルアセテート、ポリピニルクロライド、ポリッセ化ニア・フェチルブルラン、ポリメテルメタクリレート、ポリサルフォン、ポリカーボネート、ボリイミド等の有機材料が挙げられるが、もちろんこれらの材料に限られるわけではない。

【0088】特に有機材料を用いると、 絶縁膜の作製方法としては、 有機半導体部形成時に同様に印刷法、 スピンコート法、あるいはディップ法が使用でき、 有用である。 また、ゲート電極にアルミニウムやインジウムなどの仕事関数の小さな金属を用いた場合には、 絶縁膜を用いることなく 上記金属と半導体層とのショットキー接合を用いた FETを作製することができる。

【〇〇89】本発明で使用するソース電極及びドレイン 電極の材料としては、例えば、金、銀、鋼、アルミニウ ム、インジウム、クロム、モリブデン等の金属や、白シ シリサイド、インジウムシリサイド、保護抗ポリシリコ 、低抵抗アモルファスシリコン、錫酸化物、インジウム 人酸化物、インジウム・錫酸化物(1 TO)等の無機が サーボリアニリンポリチオフェン等の有機材料を用いる とができる。特に、半導体層とオーミックコンタクト が取りやすい、金、鋼、クロム、モリブデン、錫酸化 物、インジウム酸化物、インジウム 錦酸化物(1 T 〇)、ポリアニリン及びポリチオラェンが好ましい。

[0090] ソース電極及びドレイン電極を得る方法と しては、例えばスパッタリング, めっき, CVD法, 蒸 着法, クラスタイオンビーム蒸着法等がある。有機材料 の場合は、 没積法, 回転盤布法, 印刷転写法等のウエッ ト法で作製することができる。

[0091]

が見いだされてきた。

【作用】本発明によるFETが優れた特性を示す原因 を、以下のように推定する。 ・

【0092】従来のFETの半導体層に用いる共役系オリゴマーに関しては、移動度を大きくすることを中心に数多くの検討が行われてきた。

【0093】そのためには、π電子共役系が充分長く、 かつ適度な結晶性を有することが必要であり、それらの 検討の中から、セクシチオフェン誘導体(アドバンスト マテリアルズ(Advanced Materials)第2巻、592 頁、1990年)等の移動度の大きな共役系オリゴマー

【0094】しかしながら、それらは皆電気伝導度が大きいため、FETに用いた場合ドレイン電流のオンオフ比が大きくならないという問題があった。

[0095] 材料の電気伝導度 $\sigma$ は、 $\sigma$ =e(ne× $\mu$ e+np× $\mu$ p)で表される(但し、eは素電荷、neは材料中の電子密度、 $\mu$ eは材料中の電子移動度、npは材料中の正孔密度、 $\mu$ pは材料中の正孔移動度を表す。)。

[0096] 有機半導体はそのほとんどが p型半導体であり、ne,μeは無視できるほど小さい。従って、σ enp×μpとなる。正分野沙力大きくなると、先の式から必然的に電気伝導度は大きくなってしまう。其のため、移動度を大きくしてかつ電気伝導度を下げるには、p型半導体中の正孔密度 npを小さくしなければならない。

[0097] 材料中の正孔は、電子吸引性物質と材料と の電荷移動反応によって発生すると考えられ、空気中に おいては、酸素がその電子吸引性物質として作用するも のと推定される。従って、正孔濃度を小さくするには、 p型半導体と酸素との電荷移動反応を起こりにくくする 必要がある。

【0098】p型半導体と酸素との電荷移動反応は、p 型半導体から電子が抜け、酸素に移る反応である。従っ て、p型半導体からの電子の抜け易さと酸素の電子の受 取易さがこの電荷移動反応の起こりやすさを決定する。 【0099】半導体からの電子の抜け易さを示す物性値 として、イオン化ポテンシャルがある。イオン化ポテン シャルが大きいということは、材料から電子が1個抜け る際に多くのエネルギーで必要であるということを意味 する。従って、イオン化ポテンシャルが4.8 e V 以上 であると酸素との電荷移動反応が起こりにくくなって正 孔濃度が減少し、電気伝導度が小さくなったと考えられ る。そのため、イオン化ポテンシャルが4.8 e V 以上 の共役系オリゴマーを半導体層に用いることによってオ ンオフ比の大きいFETが得られたものと考えられる。 【0100】イオン化ポテンシャルが大きくなることに より、電気伝導度が小さくなり、オンオフ比が大きくな る。オンオフ比は大きい程良いため、イオン化ポテンシャルも大きい程良い。イオン化ポテンシャルが大きくなることにより、電極とのコンタクトが悪くなるという足所があるが、これは(1)電極との接触部分をドーピングするあるいは(2)半導体層と同様な構造を有する導電性高分子を電極に用いることにより解決可能であるため、この短所は容易に充風できる。

【0101】特に、繰り返し単位が6個以上、望ましく は、6個以上12個以下の共役系オリゴマーを用いるこ とにより高いオン電流が得られるようになり、さらにオ ンオフ比の大きいFETが得られる。

【0102】あるいは、正孔移動度が0.2cm<sup>2</sup>/Vs以 上の共役系オリゴマーを用いることにより高いオン電流 が得られるようになり、更にオンオフ比の大きいFET 素子を得ることが可能となる。

【0103】オンオフ比は大きい程良いため、正孔移動度も大きい程良い。また、正孔移動度が大きくなることにより、FETの大きさを小さくでき、LCDの閉口率を向上できる。関口率は大きい程良いため、正孔移動度も大きい程良い。また、正孔移動度が大きくなることにより、TFT-LCDのドライバー等に用いることも可能となる。

【0104】また、本発明でいうイオン化ポテンシャルは、大気下光電子分光装置を用いて測定された値として 定義する。

[0105]

【実施例】以下、本発明を実施例により詳細に説明する。

【0106】(合成例1)2-プロモー5-トリフルオロエトキシテオフェンをR.M.Kelloggほか、ザジャーナル オブ オーガニック ケミストリ 第33巻,7号,2902ページ(1968年)に記載されている方法と同様に合成した。

【0107】2一プロモー5ートリフルオロエトキシチ オフェン0.01モル(2.61g)を20mlのジエチル エーテルに溶解させ、マグネシウム0.01モル(0.2 43g)を分散させたジエチルエーテル(20ml)中 に加えてグリニャール試薬を調製した。

【0108】 これに触媒量の1,3 ービス (ジフェニル フォスフィノ) プロパシニッケル (川) を加え、次いで 2,5''' ージプロモクオータチオフェン0.00 4モル(1.57g) をジェチルエーテルに分散させた分 散液を滴下し一昼夜機伴して2,5''''

(トリフルオロエトキシ) セクシチオフェンを得た。こ の化合物の蒸着膜のイオン化ポテンシャルを大気下にお いて光電子分光装置を用いて測定したところ、5.0 e Vであった。

【0109】 (実施例1) 大きさが33.7 mm×33.7 mm×33.7 mm×1.1 mm のコーニング7059のガラス基板上にCrを真空蒸着法により作製し、ゲート電極とした。次

に、スパッタ法を用いて580nmのSIO2 襲を形成 し、ゲート絶縁膜とした。次に、真空蒸着法により合成 別1の化合物の薄膜を50nmの腹厚で作製した。

- 【0110】さらに、真空蒸煮法により金のソース電極 及びドレイン電極を作製した。ソース電極及びドレイン 電極の幅、すなわちチャネル幅は1mm、両電極の間隔す なわちチャネル長は100μmとした。図1にこのよう にしてできたFETの構成を示す。
- 【0111】上記FETにおいて、ゲート電圧VGを変えたときのドレイン電圧VDに対するドレイン電流IDの特性を図2に示す。
- [O 1 1 2] 図2において、横軸はドレイン電圧VDで あり、縦軸はドレイン電流 I Dである。ゲート電圧VB がOVの時には、ドレイン電圧VDが大きくなってもド レイン電流 I Dはほとんど流れないが、負のゲート電圧 VGを印加した時には大きなドレイン電流 I Dが流れ た。
- 【0 1 1 3】図2から分かるように、印加するゲート電 圧VGによってドレイン電流!Dを大きく変調すること ができた。
- 【0114】また、上記FETのゲート電圧に対するドレイン電流の特性からH. Akimichi他、アプライド フィジックス レターズ 第58巻、14号 1500ページ (1991年)に記載されている方法でドレイン電圧−0.5 V での正孔等助度を見積もったところ、正孔 移動度はの、230m2/V9であった。
- 【0115】(合成例2)2ープロモー5ートリフルオロエトキシチオフェンの代わりに2,5ージプロモチオフェンを用いた以外は合成例1と同様な反応を行いていた今に
- 2, 5'''' ージブロモセクシチオフェンを合成 した。
- 【O116】この化合物の蒸着膜のイオン化ポテンシャルを大気下において光電子分光装置を用いて測定したところ、5.6eVであった。
- [0117] (実施例2) ガラス基紙上にCrを真空蒸 着法により作製し、ゲート電機とした。次に、アセト トリルージメチルホルムアミドの1:1混合溶媒にシア ノエチルブルランを溶解した溶液からキャスト法を用い て8μmのシアノエチルブルラン膜を作製して、ゲート 総線膜とした。次に、真空蒸着法により合成例2の化合 物の薄膜を50nmの膜甲で作製した。
- 【0118】さらに、真空素療法により金のソース電極 及びドレイン電極を作製した。ソース電極及びドレイン 電極の幅、即ちチャネル幅は1mm、両電極の間隔即ちチャネル長は100μmとした。上記FETにおいて、ゲート電圧 V G を変えたときのドレイン電圧 V D に対する ドレイン電流 I D の特性を図3に示す。
- 【0119】図3において、横軸はドレイン電圧VDであり、縦軸はドレイン電流IDである。ゲート電圧VGがOVの時には、ドレイン電圧VDが大きくなってもド

レイン電流IDはほとんど流れないが、負のゲート電圧 VGを印加した時には大きなドレイン電流IDが流れ た。

【0120】図3から分かるように、印加するゲート電 圧V Gによってドレイン電流 I Dを大きく変調すること ができた。

【0121】実施例1と同様な方法でドレイン電圧-0.5 Vでの正孔移動度を見積もったところ、0.20cm 2/Vsであった。

【0122】以下の比較例1から4及び実施例3の化合物は、合成例1,2と同様な方法で合成可能である。

【0123】(比較例1)半導体層の材料に下記化合物 を用いた以外は実施例1と同様にして、FETを作製し た。

[0 1 2 4] [# 4 1]

【0125】該素子のゲート電圧VGを変えたときのドレイン電圧VDに対するドレイン電流IDの特性を測定した。これを図4に示す。

【0126】図4において、横軸はドレイン電圧VDであり、縦軸はドレイン電流IDである。

[0127] 実施例1で得られたFETにおいては、ゲート電圧VGを印加しない時のドレイン電流: Dを小さくすることができ、ゲート電圧によって変調できるドレイン電流: Dは5桁以上に達したのに対し、比較例1で作製したFETではゲート電圧VGによって変調できるドレイン電流: Dは4桁程度であった。

【0128】また、この化合物の蒸着膜のイオン化ポテンシャルを測定したところ、4.5 e V であった。

【0129】実施例1と同様な方法でドレイン電圧-0.5 Vでの正孔移動度を見積もった結果、0.20cm<sup>2</sup> /Vsであった。

【0130】(比較例2)半導体層の材料に下記化合物を用いた以外は実施例1と同様にして、FETを作製した。

[0131] 【化42】

【0132】この素子のオンオフ比(VD=-20Vで VG=-20Vの時のドレイン電流値をVD=-20V でVG=0Vの時のドレイン電流値で割った値)を測定 したところ、10000であり、良好なオンオフ比は得 られなかった。この化合物の蒸着膜のイオン化ポテンシ ャルを測定したところ、4.7 e V であった。

【0133】また、実施例1と同様な方法でドレイン電 圧-0.5 Vでの正孔移動度を見積もったところ、0.0 5cm2/Vsであった。

【0134】(比較例3) 半導体層の材料に下記化合物を用いた以外は実施例1と同様にして、FETを作製した。

【0135】 【化43】

【0136】この素子のオンオフ比(VD=-20Vで VG=-20Vの時のドレイン電流値をVD=-20VでVG=0Vの時のドレイン電流値をND=-20VでVG=0Vの時のドレイン電流値で割った値)を測定 したところ、13000であり、良好なオンオフ比は得られなかった。

【0137】この化合物のイオン化ポテンシャルを測定 したところ、4.8 e V であった。 実施例1と同様な方 法でドレイン電圧-0.5 V での正孔移動度を測定した ところ、0.1 cm²/V s であった。

【0138】 (実施例3) 半期体層の材料として、化合物 「化入」から「化ソ」を用いる以外は実施例2と同様にFETを作製した。表 1に干れらのイオン化ポテンシャル、作製したFETのドレイン電圧ー0.5 V での正 孔移動度及びオンオフ比 (V D = ~2 O V V G = ~2 O V の時のドレイン電流値をV D = ~2 O V で V G = O V の時のドレイン電流値で割った値)を示した。 【0139】

【表1】

表 1

化合物名	イオン化ポテン シャル (e V)	正孔移動度 (cm²/Vs)	オンオフ比	
ſŁΑ	5.2	0.21	110000	
化日	5.4	0.30	120000	
ftc	4.9	0.19	100000	
1LD	4.8	0.15	70000	
1t E	5.0	0.25	110000	
1b F	4.7	0.15	60000	
1EG	5.6	0.10	100000	
1tH	5.6	0.23	105000	
化!	5.4	0.08	100000	
ft J	5.4	0.15	105000	
1EK	5.2	0.24	110000	
itL	. 5.1	0.20	104000	
1ŁM	5.0	0.20	100000	
1t N	5.0	0.21	100000	
ft0	5.4	0.31	120000	
1tP	5.4	0.27	115000	
1ta	5.6	0.25	106000	
1t R	5.5	0.2	110000	
íts .	5.6	0.17	102000	
1ET	5.6	0.18	102000	
<b>f</b> tu	5.6	0.15	101000	
1Łν	5.4	0.20	107000	
1tw	5.5	0.20	109000	
(tx	5.6	0.10	100000	
fty	5.0	0.05	80000	

- 【0140】表1のようにいずれのFETも良好なオン オフ比を示した。 [化44]

【O141】ここで、「化A」の化学式は、

[0142]

【0143】「化B」の化学式は、

[0144] 【化45】

【0145】「化C」の化学式は、

[0146] 【化46】

【O147】「化D」の化学式は、

[0148]

【化47】

【0149】「化E」の化学式は、

[0150]

[化48]

【0151】「化F」の化学式は、 [0152]

[化49]

【0153】「化G」の化学式は、

[0154]. [化50]

【0155】「化H」の化学式は、 [0156] 【化51】。

【0157】「化1」の化学式は、

[0158]

【化52】

【0159】「化」」の化学式は、

[0160] 【化53】

【O 1 6 1】「化K」の化学式は、

[0162] 【化54】

【0163】「化L」の化学式は、

[0164] 【化55】

【0165】「化M」の化学式は、 [0166]

【化56】

【0 1 6 7】「化N」の化学式は、 [0168]

【化57】

【0169】「化0」の化学式は、 [0170]

[化58]

【O171】「化P」の化学式は、

[0172]

【0173】「化Q」の化学式は、

[0174]

【化60】

【0175】「化R」の化学式は、

[0176]

【化61】

【0177】「化S」の化学式は、

[0178]

【化62】

【0179】「化T」の化学式は、

[0180] [化63]

【0181】「化U」の化学式は、

[0182] [1:64]

【0183】「化V」の化学式は、

[0184]

[4:65]

【0185】「化W」の化学式は、

[0186]

[化66]

【0187】「化X」の化学式は、

[0188]

【0189】「化Y」の化学式は、

[0190]

【0192】(比較例4) 半導体層の材料として化合物 「化I」,「化II」を用いる以外は実施例2と同様にF ETを作製した。それらのFETのオンオフ比(VD= -20VでVG=-20Vの時のドレイン電流値をVD =−20VでVG=0Vの時のドレイン電流値で割った 値) を測定したところ、それぞれ15000, 1400 Oであった。

【0193】ここで、「化1」の化学式は、 [0194]

[化69]

【0195】「化川」の化学式は、

[0196] [化70]

【0198】また、「化1」及び「化11」の薄膜のイオ ン化ポテンシャルを大気下において光電子分光装置で測 定したところ、それぞれ4.4 e V , 4.3 e V であった。また、実施例1と同様な方法でドレイン電圧-0.5 V での正孔移動度を見積もったところ、それぞれ0.05cm2/V s であった。

【0 199】以上、実施例1から3及び比較例1から4のイオン化ポテンシャルに対するオンオフ比の関係を図9に示した。

【0200】図9のように、イオン化ポテンシャルが4.8eV付近でオンオフ比が大きく変化する。

【0201】(実施例4)基板として、ポリカーポネート基板を用いた以外は実施例1と同様にFETを作製し

【0202】該FETのオンオフ比(VD=-20Vで VG=-20Vの時のドレイン電流値をVD=-20V でVG=0Vの時のドレイン電流値で割った値)を測定 したところ150000であり良好なオンオフ比を示し た。

【0203】(実施例5)実施例1と同様に基板上にゲート電極およびゲート絶繰膜を作製した。2,

【0204】該FETのオンオフ比(VD=-20Vで VG=-20Vの時のドレイン電流値をVD=-20V でVG=0Vの時のドレイン電流値で割った値)を測定 したところ16000であり良好なオンオフ比を示し

【0205】(実施例6)素子構成が図5のようである 以外は、実施例5と同様にFETを作製した。

【0206】 該FETのオンオフ比(VD=-20Vで VG=-20Vの時のドレイン電流値をVD=-20V でVG=0Vの時のドレイン電流値で割った値)を測定 したところ150000であり良好なオンオフ比を示し た。

【0207】(実施例7)素子構成が図6のようである 以外は実施例5と同様にFETを作製した。

【0208】 該FETのオンオフ比(VD=-20Vで VG=-20Vの時のドレイン電流値をVD=-20V でVG=0Vの時のドレイン電流値で割った値)を測定 したところ150000であり良好なオンオフ比を示し

【0209】(実施例8)素子構成が図7のようであり、ゲート電極がAIである以外は実施例1と同様にFETを作製した。

【0210】 該FETのオンオフ比(VD=-20Vで VG=-20Vの時のドレイン電流値をVD=-20V でVG=0Vの時のドレイン電流値で割った値)を測定 したところ5000であり良好なオンオフ比を示し t.

【0211】 (実施例9) 基板の大きさが50cm×1m×1.1mm である以外は実施例5と同様に、基板上の中央部及び4隅に計5個のFETを同時に作製した。

【0212】中央部のFETのオンオフ比(VD=-2 0VでVG=-20Vの時のドレイン電流値をVD=-20VでVG=0Vの時のドレイン電流値で割った値) を測定したところ155000であり良好なオンオフ比 を示した。

【0213】さらに、基板上のすべてのFET素子のオンオフ比(VD=-20VでVG=-20Vの時のドレイン電流値をVD=-20VでVG=0Vの時のドレイン電流値で割った値)を測定したところ、オンオフ比は14000~16500であり、オンオフ比のパラツキは小さかった。

【0214】 (実施例10) 実施例5と同様に基板上に ゲート電極, ゲート触線吸及び2, 5 / / / / ・ 一 ジ (トリフルオロエトキシ) セクシチオフェンからなる半 専体層を作機した。次にマスクを介してチャネル部分以 外にエキシマーレーザー光 (A r F , 195 n m) を5 の製光量となる5 に限射し、埋爆体層をイ ターンニングした。さらに、実施例1と同様にソース, ドレイン電極を作製しFETを得た。 フ比(VD ー 20 Vで以6 ー 20 Vの時のドレイン電 電流値をVD ー 20 Vで以6 ー 20 Vの時のドレイン電 流値で割った値)を割定したところ16000であり &好なインプレを条トに。

[0215] (実施例11) 実施例6と同様に基板上に ゲート電極, ゲート絶縁頭及び2,5°,"、"、"ラ (トリフルオロエトキシ) セクシチオフェンからなる半 専体層を作製した。次にマスクを介してチャネル部分以 がに100Wの水蔵灯の光を10分間照射し、チャネル 部分以外を絶縁体化した。

【0216】さらに、実施例1と同様にソース, ドレイン電極を作製しFETを得た。

【0217】 譲FETのオンオフ比(VD=-20Vで VG=-20Vの時のドレイン電流値をVD=-20V でVG=0Vの時のドレイン電流値で割った値)を測定 したところ160000であり良好なオンオフ比を示し

【0218】(実施例12)図8に示すように、光学的に透明な基板7上に透明なコモン電極8を形成した。基板9にはゲート電極2ケート絶縁膜3、半導体層4、ソース及びドレイン電極10を実施例1と同じ材料を用いて同様に作製した。

【0219】次に、画素電極11,保護膜12を設けた。さらに、コモン電極色及び保護膜12上に一定方向にラビングした配向膜13,14を形成した。この時、配向膜のラビング方向は13と14が直交するようにした

【0220】その後、この配向膜13,14間にネマチック液晶15を挟持した。基板7,9の外側に偏光板16,17を設けた。この時、偏光板16,17の偏光方向はそれぞれ配向膜13,14のラビング方向と同じ方向である。

【0221】さらに、コモン電圧供給回路18, 走査電 -圧・信号供給回路19, 前記回路18, 19に制御信 号、データ信号及び電源電圧の供給源20を付設した。

【0222】図8の構成において、液晶には、シアノフェニルシクロヘキサン系化合物を主成分とする組成物と 1 1-4580(メルクオ製)を、配向膜にはポリイミ・ ドRN-718(日産化学社製)を、偏光板にはポリビールアルコール系材料61220DU(日東電工社製) をそれぞれ用いた。

【0223】上記液晶表示装置を点灯評価したところ、 画素部分のコントラスト比は150であり、良好な表示 が得られた。

【0224】(実施例13)半導体層の材料に実施例3 の化A, 化E及び化心を用いた以外は実施例12と同様 に液晶表示装置を作製した。これらの液晶表示装置を点 対評価したところ、それぞれコントラスト比は、14 0,150,100であり、良好な表示が得られた。

#### [0225]

【発明の効果】本発明は、電界効果型トランジスタにおいて、半導体層にイオン化ポテンシャルが 4.8 e V 以 上の共役系オリゴマーを用いることにより、大面積基板上に同時に均一に作製でき、ゲートに印加する電圧によってドレイン電流を大きく支頭させることができるFE Tを得ることができる。

【0226】さらには、動作が安定で、素子の寿命も長く、作製方法も簡便にできるFETを提供することができる。

【O227】また、そのようなFETを簡便に作製できる製造方法を提供することができる。

【0228】また、そのようなFETを用いたコントラスト比が大きく、安価、安定で表示特性に優れた液晶表示装置を提供することができる。さらには、安価、安定で表示特性に優れた大面積の液晶表示装置を提供することができる。

#### 【図面の簡単な説明】

【図1】電界効果型トランジスタの断面図。

【図2】ドレイン電圧に対するドレイン電流の特性。

【図3】ドレイン電圧に対するドレイン電流の特性。

【図4】ドレイン電圧に対するドレイン電流の特性。

【図5】電界効果型トランジスタの断面図。


【図6】電界効果型トランジスタの断面図。
【図7】電界効果型トランジスタの断面図。


【図8】本発明の液晶表示装置の構成。

【図9】イオン化ポテンシャルに対するオンオフ比の関

### 【符号の説明】

1,7,9…基板、2…ゲート電板、3…ゲート絶縁 腹、4…半導体層、5…ドレイン電板。6…ソース電 框、8…コモン電板、10・ツース及びドレイン電板 11…画素電極、12…保護膜、13,14…配向膜、 15…ネマチック液晶、16,17…偏光板、18…コ モン電圧供給回路、19…走査電圧・信号供給回路、2 0…制御信号,データ信号及び電源電圧の供給源。





フロントページの続き